鐵電存儲(chǔ)器的基本存儲(chǔ)單元一般有兩結(jié)構(gòu)，分別為 1T1C（One transistor one capacitance）結(jié)構(gòu)和 2T2C （Two transistor two capacitance）結(jié)構(gòu)，如圖 2-3 所 示。前者使用一個(gè)晶體管及一個(gè)鐵電電容組成一個(gè)存儲(chǔ)單元，而后者則各為兩個(gè)。1T1C 結(jié)構(gòu)的優(yōu)點(diǎn)是能夠大的節(jié)省存儲(chǔ)單元所占芯片面積，但是該結(jié)構(gòu)會(huì)導(dǎo)致陣列中位線(xiàn)（Bit Line）的電壓差變低，讀出時(shí)對(duì)靈敏放大器的要求會(huì)更高；2T2C 結(jié)構(gòu)雖然會(huì)使用更大的面積，但是由于每個(gè)存儲(chǔ)單元都含有兩個(gè)鐵電電容，其陣列中兩根位線(xiàn)上的電壓差會(huì)更大，讀出時(shí)性會(huì)更高。

在本文中，我們采用 2T2C 型存儲(chǔ)單元作為我們?cè)O(shè)計(jì)的鐵電存儲(chǔ)器的基本存儲(chǔ)單元。2T2C 結(jié)構(gòu)由兩個(gè)晶體管和兩個(gè)鐵電電容組成，其連接方式如圖 2-3 右圖所示，該存儲(chǔ)單元包含 4 根與外部連接的信號(hào)。其中 WL（Word Line）為字線(xiàn)，連接到兩個(gè)晶體管的柵極，用于控制兩個(gè) NMOS 晶體管的開(kāi)關(guān)；BL、BLN 為位線(xiàn)，用于向存儲(chǔ)單元中寫(xiě)入或讀出數(shù)據(jù)；PL（Plate ine）為板線(xiàn)，連接到鐵電電容的一極，用于給鐵電電容充電使其極化；Fcap1 與 Fcap2 是兩個(gè)鐵電電容，其一極共同連接至 PL，另一極分別與兩個(gè) NMOS 相連，當(dāng) WL 開(kāi)啟時(shí)，這一極便可以與位線(xiàn)導(dǎo)通。